Eureka | 株式会社ユーリカ

News
最新News

C͏/͏C++記述からRTL合成͏/͏ASIP設計可能なツールC2R Gateの国内販売を開始

C2RTL技術をベースとした高位合成/ASIP設計ツールC2R Gateと、そのオプションとして画像処理、セキュリティ、AI/IoTチップなどの多様な分野で使用可能な豊富なIPライブラリC2R Idea Notesの販売とサポートをご提供

当社は、提携先である一般財団法人新システムビジョン研究開発機構様(所在地:東京都杉並区、以下 NSV財団)のC2RTL技術をもとに製品化を進め、C͏/͏C++記述から迅速かつ容易にRTL合成可能な高位合成ツール製品(名称:C2R Gate)とオプションの画像処理、セキュリティ、AI/IoTチップなどの多様な分野で使用可能なライブラリIP製品(名称:C2R Idea Notes)を日本で販売を開始しました。

オープンソースソフトウェアを基軸としてハイパーバイザーといった組み込み系のソフトウェアおよび、ハードウェアに深くかかわるソフトウェアソリューションを提供し続ける当社は、C2RTL技術をベースとしソフトウェアエンジニアにフレンドリーなハードウェア開発環境をC2R Gateとして製品化を行ってまいりました。C2R Gateの日本国内での販売とお客様への技術サポートをご提供いたします。さらにお客様がC2R Gateを使ってハードウェアIP開発を進めるにあたり役に立つ各種オプションIPライブラリをC2R Idea Notesとしても販売開始いたします。あわせましてお客様のハードウェアIP開発への支援も展開してまいります。当社は今後ともNSV財団様と協力し、C2R Gateを継続して進化させてまいりますとともに全世界的に販売展開を視野に入れて活動してまいります。

C2R Gateは、ソフトウェアエンジニアが言語環境でハードウェアIP(Intellectual Property、回路情報)を開発するのを容易にし、ハードウェアエンジニアの不足を解決します。

C2R Gateとは

C2R Gateは、C2RTL技術をベースにした高位合成ツールです。その特徴として①高位合成だけにとどまらず、IP(プロセッサ、バス、アクセラレータ、IO等)ライブラリにより、ASIP(Application Specific Instruction-set Processor、特定用途向け命令セット・プロセッサ)開発ツールとしての機能も充実しています。②SoC(System on Chip、集積回路)を構成する全てのIP部品(プロセッサ、バス、アクセラレータ、IO等)と、SoCインテグレーション(各IPの接続等)を全て同一ソフトウェア言語()で設計できます。③高速システム検証モデル(動作レベル ・サイクルレベル)とRTL回路モデルを同時に出力することで、 SoCの開発効率を飛躍的に向上させる製品です。

C2R Gate͏製品説明(pdf)ダウンロード

C2R Idea Notesとは

C2R Gateに最適化されお客様のASIP開発に役立つIP(プロセッサ、バス、アクセラレータ、IO等)ライブラリです。C2R Gateのオプション販売品となります。


C2RTLとは

C2RTL技術は、日本で開発された記述ベースのRTL(Register-Transfer Level)設計フレームワークでありLLVM中間言語(LLVM-IR)を入力とした最適化処理系(LLVM optimizer : opt)エンジンとして、LLVMコンパイラ基盤上に実装されています。任意のハードウェア回路構造をソフトウェア記述(言語)によって直接表現できますしソフトウェア記述そのものがRTL構造を表現する点が特徴です。

C2RTL概念図

関連サイト

一般財団法人新システムビジョン研究開発機構 (NSV)

プレスリリース

C2R Gateプレスリリース(pdf)