Eureka | 株式会社ユーリカ

News
最新News

Design Solution Forum 2020に出展

高位設計ツール「C2R Gate」をバーチャル展示

この度、当社は2021年2月12日(金)に開催されます「Design Solution Forum 2020」に出展することとなりましたので、下記の通りご案内申し上げます。

当社では、高位設計ツールC2R Gateをオンラインのみのバーチャル展示(2月1日〜3月31日まで閲覧可能)をさせていただいております。

C/C++言語の知識のみでハードウエア設計を可能とする画期的なツールですのでこの機会に是非ご覧になっていただければと存じます。

下記からユーザーをご登録の上、イベントページより閲覧をお願いいたします。

Design Solution Forum

ユーザー登録  こちらから

(展示会詳細)
展示会名    Design Solution Forum 2020
開催日時    2021年2月12日(金)
バーチャル展示  2021年2月1日~3月31日
会場     パシフィコ横浜アネックスホール
HP      https://www.dsforum.jp/2020/

東京工業大学 一色 剛 教授がフォーラムで講演

C2R Gateは、本フォーラムで講演される東京工業大学の一色 剛 教授が中心となって研究を進めている技術をベースとしています。一色教授の講演は、現地およびオンラインの両方で行われておりますので、ぜひこちらへのご参加もお勧めいたします。

(ユーザご登録後に申し込み可能)
現地聴講   お申し込みはこちらから
リモート聴講 お申し込みはこちらから

講演日時   2月12日(金) 14:30-15:00

O-06 「C2RTLフレームワークによる高位システム設計検証環境」
東京工業大学 工学院情報通信系 教授
一般財団法人新システムビジョン研究開発機構 代表理事
一色 剛

C2R Gateとは

C2R Gateは、C2RTL技術をベースにした高位合成ツールです。その特徴として①高位合成だけにとどまらず、IP(プロセッサ、バス、アクセラレータ、IO等)ライブラリにより、ASIP(Application Specific Instruction-set Processor、特定用途向け命令セット・プロセッサ)開発ツールとしての機能も充実しています。②SoC(System on Chip、集積回路)を構成する全てのIP部品(プロセッサ、バス、アクセラレータ、IO等)と、SoCインテグレーション(各IPの接続等)を全て同一ソフトウェア言語で設計できます。③高速システム検証モデル(動作レベル・サイクルレベル)とRTL回路モデルを同時に出力することで、 SoCの開発効率を飛躍的に向上させる製品です。
C2R Gate詳細  ご紹介ページはこちら